内存问题

为什么ＡＭＤ的ＣＰＵ在属性那显示

这是一个我以前回答过的问题 被采纳了 YEAH! 呵呵 因为CPU性能=IPC(CPU每一时钟内所执行的指令数)*频率(MHz 时钟频率) 处理器频率的提升意味着每一个时钟周期的缩短 但处理器时钟周期缩短的同时并不以为着处理效率就能提高 因为一条指令一般需要几个时钟周期来执行 好比说 每秒10个时钟周期 也就是10HZ 但是执行一个指令需要5个周期 那么每秒可以执行两个指令 假设频率提高了 每秒20个时钟周期 但是执行一个指令需要10个时钟周期 那么每秒还是只能执行两个指令 看起来虽然频率翻了一翻 但是执行效率一点提高都没有 打个比方 P4C有20级流水线 P4E有31级流水线 这里每一级...全部

  这是一个我以前回答过的问题 被采纳了 YEAH! 呵呵 因为CPU性能=IPC(CPU每一时钟内所执行的指令数)*频率(MHz 时钟频率) 处理器频率的提升意味着每一个时钟周期的缩短 但处理器时钟周期缩短的同时并不以为着处理效率就能提高 因为一条指令一般需要几个时钟周期来执行 好比说 每秒10个时钟周期 也就是10HZ 但是执行一个指令需要5个周期 那么每秒可以执行两个指令 假设频率提高了 每秒20个时钟周期 但是执行一个指令需要10个时钟周期 那么每秒还是只能执行两个指令 看起来虽然频率翻了一翻 但是执行效率一点提高都没有 打个比方 P4C有20级流水线 P4E有31级流水线 这里每一级流水线并不一定是一个时钟周期 假设都是2。
  8G 但是显然P4E执行效率要低 这里IPC(CPU每一时钟内所执行的指令数)就在起作用 再举一个例子 AMD的CPU比同频率的INTEL的CPU快很多 IPC的作用也很大 数值表述很困难 而且一般CPU的参数上都不标着这些 只能通过非常详细的CPU评测才能看到 举个最简单的例子吧 假设CPU管线可以被分为5级： 1、取指令 2、译解指令 3、演算出操作数 4、执行指令 5、存储到高速缓存 假设每一级都是1个时钟周期 那么一颗2G的CPU1秒钟执行的指令数是 (1/5)X2G 这也便是CPU性能的参考 当然了 这是最理想化的情况 实际要复杂的多 希望这个回答你能满意 。
  收起